TASKING의 시스템 수준 검증 및 디버깅 툴이 이제 Andes 하바네로 슬롯 ISO 26262 인증 프로세서 IP와 관련 머신웨어 가상 모델(MachineWare Virtual Models)을 지원한다.
TASKING, 머신웨어(MachineWare GmbH), 안데스 테크놀로지(Andes Technology)의 협업 목적은 SoC 설계 팀에게 자동차 등급의 RISC-V IP와 초기 펌웨어 및 MCAL(Microcontroller Abstraction Layer) 개발을 위한 적절한 툴을 제공하기 위한 것이다.
협업의 일환으로 출시된 툴셋은 멀티코어 검증, 디버깅, 성능 튜닝, 타이밍 및 커버리지 분석 기능을 제공한다. 툴셋은 Andes RISC-V 개발 보드 및 머신웨어 고성능 가상 프로토타이핑 솔루션과 함께 사용할 수 있다. 또한, TASKING iSYSTEM 디버그 어댑터는 Andes RISC-V 프로세서를 지원해 툴셋과 연결할 수 있다.
32/64비트 RISC-V 프로세서 코어를 제공하는 안데스는 2022년에 ASIL-B 인증을 받은 최초의 ISO 26262 준수 RISC-V 프로세서 IP인 N25F-SE를 출시했다. 올해 말에는 단일 명령으로 여러 데이터를 효율적으로 조작하기 위한 RISC-V P-확장(SIMD/DSP) ISA 드래프트를 지원하는 ASIL-B 인증 코어인 D25F-SE를 공개할 예정이다.
머신웨어의 초고속 가상 프로토타입은 소프트웨어 분석, 검증, 개발은 물론 아키텍처 탐색을 위한 복잡한 하드웨어/소프트웨어 시스템의 시뮬레이션을 지원한다. SIM-V MachineWare는 전체 시스템 시뮬레이션이나 가상 플랫폼(Virtual Platform, VP)에 통합되어 전체 SoC 또는 ECU를 시뮬레이션할 수 있는 고속 RISC-V 시뮬레이터를 제공한다. 실리콘 이전(pre-silicon) 가용성 외에도 VP는 심층적이고 비간섭적인(non-intrusive) 내부 검사를 지원하고 온프레미스(on-premise) 또는 클라우드에서 확장 가능하므로 물리적 프로토타입에 비해 이점을 제공한다.
세 회사의 제품 조합을 통해 사용자는 가상 SoC와 물리적 SoC 간에 원활하게 전환할 수 있으며, 사용자 프로세스를 변경하지 않고도 동일한 툴과 자동화 스크립트를 적용할 수 있다. 이를 통해 소프트웨어 하바네로 슬롯자는 실리콘이 출시되기 전에 하바네로 슬롯 프로세스를 시작하고 잠재적인 버그와 보안 문제를 초기에 파악해 수정할 수 있어 출시 기간을 단축할 수 있다.
TASKING에서 RISC-V를 담당하고 있는 제라드 빙크(Gerard Vink)는 “세 회사의 협력은 자동차 분야에서 RISC-V 기반 SoC의 채택을 촉진하는 데 필요한 통합 솔루션을 제공한다. 인증된 IP와 툴은 공급망의 모든 당사자가 기능안전과 사이버 보안 요구사항을 준수하는 노력을 줄여 혁신과 제품 차별화에 집중할 수 있도록 해준다.”고 말했다.
안데스의 마케팅 부사장인 사무엘 치앙(Samuel Chiang)은 “안데스의 ISO 26262 인증 RISC-V IP는 실리콘 개발에 있어 견고하고 전례 없는 유연성과 효율성을 제공한다.”며 “우리는 TASKING, 머신웨어와 함께 자동차 산업 고객이 개발을 가속화할 수 있도록 지원하고 기능안전과 사이버 보안 보호의 성공적인 달성을 보장한다.”라고 말했다.
머신웨어의 공동 설립자인 루카스 윙어(Lukas Jünger)는 “우리의 초고속 SIM-V 기능성 RISC-V 시뮬레이터를 통해 엔지니어는 물리적 프로토타입이 출시되기 전에 복잡한 하드웨어/소프트웨어 시스템을 시뮬레이션할 수 있다. 이를 통해 개발 프로세스 속도가 빨라지고 비용이 많이 드는 버그가 줄어든다.”며 “우리는 TASKING, 안데스와 협력해 고객에게 자동차 산업용 SoC 개발에 필요한 툴을 제공하게 된 것을 자랑스럽게 생각한다.”라고 말했다.
AEM(오토모티브일렉트로닉스매거진)
<저작권자 © AEM. 무단전재 및 재배포 금지>
