지멘스, 2.5D 및 3D 파치 슬롯 어플의 DFT 작업 자동화 지원

지멘스 디지털 인더스트리 소프트웨어, 지멘스 EDA 사업부가 20일 2.5D 및 3D 아키텍처 기반 차세대 IC의 중요 DFT (Design-for-Test: 설계단계에서 칩의 공정상 결함이 있는지 체크) 작업 속도를 높이고 단순화할 수 있는 테센트 멀티-다이(Tessent™ Multi-die) 소프트웨어 솔루션을 발표했다.

갈수록 복잡해지는 파치 슬롯 어플 아키텍처는 다이를 수직 연결하거나(3D 파치 슬롯 어플) 병렬 연결해(2.5D) 단일 디바이스처럼 동작하도록 한다. 하지만 이러한 접근 방식은 파치 슬롯 어플 테스트에서 중요한 문제에 봉착할 수 있다. 대부분의 레거시 파치 슬롯 어플 테스트 접근방식은 기존의 2차원적 프로세스를 기반으로 하기 때문이다.

이러한 문제를 해결하기 위해 지멘스가 선보인 테센트 멀티-다이 소프트웨어는 2.5D 및 3D IC 설계와 관련된 복잡한 DFT 작업을 수행하기 위한 DFT 자동화 솔루션이다. 이 솔루션은 지멘스의 Tessent™ TestKompress™ Streaming Scan Network 소프트웨어 및 Tessent™ IJTAG 소프트웨어와 연동된다. 이러한 소프트웨어는 설계의 나머지 부분에 미칠 수 있는 영향을 걱정할 필요 없이 각 블록에 대한 DFT 테스트 리소스를 최적화해 2.5D 및 3D IC 시대의 DFT 계획과 구현을 간소화한다. IC 설계 팀은 테센트 멀티-다이 소프트웨어를 사용해 2.5D 및 3D IC 아키텍처를 갖는 IEEE 1838 호환 하드웨어를 신속하게 생성할 수 있다.

테센트 멀티-다이 솔루션은 다이 간 인터커넥트 패턴을 생성할 수 있으며, BSDL (Boundary Scan Description Language)을 사용해 패키지 레벨의 테스트를 수행할 수 있다. 또한, 지멘스의 Tessent TestKompress Streaming Scan Network 소프트웨어의 패킷화된 데이터 전송 기능을 활용해 FPP(Flexible Parallel Port) 기술의 통합도 지원한다. 2년 전에 선보인 Tessent TestKompress Streaming Scan Network는 코어 레벨의 DFT 요건을 칩 레벨의 테스트 시행 리소스로부터 분리시킨다. 이를 통해 성능저하 없는 상향식의 DFT 흐름이 가능해진다. 이는 DFT 계획 및 구현을 극적으로 간소화할 뿐 아니라 테스트 시간도 최대 4배까지 단축할 수 있다. 

페데스탈 리서치(Pedestal Research)의 사장 겸 리서치 디렉터인 로리 발크(Laurie Balch)는 "기존 2D IC 설계 접근방식의 한계가 갈수록 더 명백해짐에 따라 많은 설계 팀이 2.5D 및 3D IC 아키텍처가 제공할 수 있는 전력, 성능 및 폼팩터의 이점을 활용하고 있다. 그렇지만 이러한 첨단 방식을 해당 아키텍처에 수반되는 고유의 문제를 고려한 DFT 전략부터 수립하지도 않고 새로운 설계에 이용하면 비용이 증가하고 공격적 일정이 약화될 수 있다"면서, "하지만 DFT 기술을 발전시켜 다차원적 설계의 빠른 채택에 보조를 맞추는 EDA 벤더는 2.5D 및 3D 아키텍처가 세계적인 주류로 채택되는 추세를 더욱 앞당기는 데 있어서 핵심적인 역할을 할 수 있다"라고 말했다.

AEM(오토모티브일렉트로닉스매거진)

---